
(21) Appl. No. 62-138105 (22) 3.6.1987


(71) HITACHI LTD(1) (72) KENJI GUNJI

(51) Int. Cl. G06F11/20,G06F15/16

PURPOSE: To automatically switch a faulty controller to another controller without using any controller for management, by providing plural sets of standby controllers.

CONSTITUTION: A controller group II is composed of plural sets of controllers 3-1~3-n. A standby controller group III is composed of plural standby controllers 4-1~4-m. Each controller is connected with another by means of time division transmitters 2-1-2-(n+m). The standby controllers have the same constitution as the controllers. A controller function section IV carries out ordinary operations of the controllers. A standby controller function section V carries out operations when one of the controllers becomes a standby machine. The two function sections can be switched to each other by means of a switch 27. When the power supply to the controllers is made and at the initial time of the controllers themselves, the switch 27 is set to the B side as an initial state and the controllers 4-1~4-m function as standby controllers.





a: (initial value is set from outside), b: (set from outside)

(54) PROGRAM DEVELOPING DEVICE

(11) 63-303436 (A)

(43) 12.12.1988 (19) JP


(21) Appl. No. 62-139147 (22) 2.6.1987

(71) NEC CORP (72) TOSHIHIRO NOMA(1)

(51) Int. Cl4. G06F11/22

PURPOSE: To prevent a mistake in a program, by providing a means which forcibly sets different values at every reset against a register that is not initialized by means of a reset signal in a microcomputer for developing program.

CONSTITUTION: When a resetting instruction 7 is outputted from a supervisor 3 in a circuit emulator (ICE) 1, the resetting instruction 7 is simultaneously transmitted to a microcomputer 4 and random number generating circuit 9. The random number signal 10 of the circuit 9 is written in a register which cannot be reset in the computer 4. When the above-mentioned operations are carried, different values can respectively be set in registers which cannot be reset at every resetting operation.



user's target system, 5: signal inputting-outputting system,

(54) DEVICE FOR EVALUATING MICROCOMPUTER

(11) 63-303437 (A)

(43) 12.12.1988 (19) JP


(21) Appl. No. 62-140234 (22) 3.6.1987

(71) NEC CORP (72) KAZUTOSHI YOSHIZAWA

(51) Int. Cl<sup>4</sup>. G06F11/22

PURPOSE: To easily witch to a subsystem lock for making low-voltage operations, by providing an operating speed designating register, in which the same content as that written in an operating speed designating register in a CPU emulator is written, inside a peripheral emulator.

CONSTITUTION: A dividing circuit 203 in a peripheral emulator 200 is a dividing circuit which frequency-divides the output of a subsystem oscillator circuit 202 and outputs one of frequency-divided outputs 206~208 after the one is selected by means of a selection circuit 205 in accordance with the designation of an operating speed designating register 204, in which the same content as that written in an operating speed designating register 104 in a CPU emulator



101: system clock oscillating circuit. 102: dividing circuit. 103: CPU clock selecting circuit. 105: CPU clock generating circuit. 150: control signal. 151: memory address bus. 152: data bus. 201: main system clock oscillating circuit. 204: system clock switching flag. 210: system clock selecting circuit, a: internal clock, b: CPU clock

⑩ 日本国特許庁(JP)

① 特許出願公開

# 四公開特許公報(A)

昭63-303437

(3) Int Cl. 4

識別記号

庁内整理番号

❸公開 昭和63年(1988)12月12日

G 06 F 11/22

340

A-7368-5B

審査請求 未請求 発明の数 1 (全4頁)

❸発明の名称

マイクロコンピユータ評価装置

②特 願 昭62-140234

**塑出 願 昭62(1987)6月3日** 

砂発 明 者 吉 澤 和 俊

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

明 相 書

1. 発明の名称

マイクロコンピュータ評価装置

## 2 特許請求の範囲

CPU 動作速度に対する比が反比例するような分間出力を前記分間回路から取り出す回路、およびメインシステムクロックと利配分間出力のうち一方をシステムクロックとして選択するシステムクロックを表状回路で選択した出力を前記CPUエミュレーション用集機回路のシステムクロックとして用いることを特徴とするマイクロコンピュータ評価装置。

# 3. 発明の詳細な説明

〔 越菜上の利用分野 〕

本発明はマイクロコンピュータ評価報道に関し、特に2系統のシステムクロック発援国路を有し、かつCPUの動作速度を複数段階に切換える機能を有するマイクロコンピュータを評価(エミュレーション)するためのマイクロコンピュータエミュレーション製造に関する。

〔逆来の技術〕

CPUの動作速度を複数段階に切換え可能な共

### 特開昭 63-303437(2)

他のCPU アーキテクチャを有し、かつ周辺機能の一部が異なる一連のマイクロコンピュータをエミュレーションする方法として、CPU機能をエミュレートするためのCPUエミュレータと特定のマイクロコンピュータの周辺機能をエミュレートするための周辺エミュレータとを独立に改け、これらを接続してマイクロコンピュータをエミュレーションする方法がある。

第2図に、メインシステムクロック発送回路とサブシステムクロック発援回路を有するマイクロコンピュータをエミュレーションするためのCPUエミュレータと周辺エミュレータの従来の構成図を示す。CPUエミュレータ100はシステムクロック発展回路101、分層回路102、CPUクロック選択回路103 かよび動作速度指定レジスタ104を有し、開闢信号パス150、メモリアドレスパス151 かよびデータパス152 を介して周辺エミュレータ200と最続されている。2系統のシステムクロック発展回路をもたないマイクロコンピュータの場合にはCPUエミュレータ100の発振幅子

クを作成する。システムクロック発展回路101の出力のシステムクロック制度数をまとすると、例えばCPUクロック選択回路103へは、出力106として1、出力107として1/2、出力108として1/16といった異なる種類の動作クロックの中から1つを選択してCPUクロックとするととができる。

間辺エミュレータ200の発振端子205.206
には高周波のメインシステムクロック発掘子、例
えば4MHzの発磁子を接続し、メインシステム
クロック発振回路201より4MHzのクロックを
出力する。一方、発磁端子207.208には低周波
のサブシステムクロック発掘子、例えば32768
KHz の発振子を接続し、サブシステムクロック
発援回路202より32768KHzのクロックを出
力する。CPUエミュレータ100がデータパス152
を介してシステムクロック切換フラグ204の内容
を替き換えることにより、システムクロック選択
回路203はメインシステムクロック発版回路201の出
の出
の出
の出
の出
のスはサブシステムクロック発版回路202の

109 及び110化水品級動子等の発掘子を浚続す ることによりシステムクロック発機回路101によ りシステムクロックを発生することができる。 2 系統のシステムクロック発張回断を有するマイク ロコンピューチの場合に红胎辺エミュレータ 200 内に、メインシステムクロック発振回路201、サ プシステムクロック発振回路 202 を内域し、シ ステムクロック切換フラグ204の指定に書いて、 一方のクロックをシステムクロック選択国路 203 で選択し、システムクロック出力強子 209 より出 カナるようになっている。 このクロックは CPUエ ミュレータ100の発展端子109に入力され、CPU エミュレータ100は発振端子109に入力された クロックをシステムクロックとして内部に供給す ることができる。 CPUエミュレータ 100は シス テムクロック発掘回路 101 の出力 106 父は分園 国路102で分間した2番級の分組出力107及び 108のうち、動作速度レジスタ 104 で指定され た出力をCPU クロック選択国際103で選択して CPUクロック発生回路105に与え、CPUクロッ

出力のいずれかを掲択してシステムクロック発展 端子209を介して出力し、CPUエミュレータ 100 にシステムクロックを供給し、そのクロッ クに基いてCPUエミュレータ100は動作する。

#### [発明が解決しようとする問題点]

作選度が消滅モードで制作可能な選び選出でない とサブシステムクロックに切換えられないという 制限があった。

本発明はCPUの動作速度とは無関係化メイン システムクロックからサブシステムクロックへの 切換えを可能とするマイクロコンピュータエミュ レーション義権を提供することを目的とする。

( 間別点を解決するための手段 )

本発明のマイクロコンピュータエミュレーション 装置は、CPUエミュレータと周辺エミュレータ と設立に有し、前記辺エミュレータが、メインシステムクロック発 独回路、サブシステムクロックを分間である CPU 動作速度に対する比が反比例するように前記分 時回路の分別出力を選択するとののうち一方の出力をシステムクロックとして選択するシステムクロック とれて さいと を 軽 飲とする。

決定する。例えば n 1 = 2 , n s = 16 の場合には 出力 206 ~ 20 8 はそれぞれ 16 f m , 2 f m , f m となる。

動作速度指定レジスタ 204 には動作速度指定レ ジスタ 104 と同一の内容がデータパス 152 を介 して書き込まれ、出力106周ち周波数1を選択 ナる内容のときは出力 208、即ち周波数 fa を追 択し、出力107即ち周波数1/2を選択する内容 のときは出力 207 即ち尚皮数 21 m を選択し、出 カ108 即ち周波 奴 1/16 を選択する内容のとき は出力206即ち間波数16fgを遵択するという ようにCPUの動作速度指定に対し反比例した分 周出力を選択するよう選択回路205を構成する。 従って、動作速度指定レジスタ104によって周 波数出力106~108のいずれの出力が選択され ている場合にかいても、システムクロック越択国 路 210 でメインシステムクロックからサプシス テムクロックド切換えた時はCPUクロック選択 図路103の出刀岗波数は常に一定のま。となり 本来選択しようとする一足のサブンステムクロッ

[実心例]

次に、本発明について医師をお照して説明する。 第1 知は本発明の一実始例のプロック型である。 CPUエミュレータ100の構成は第2区に示す 従来と全く何ーでよい。また、順辺エミュレータ 200の内部回路のうち201、204はCPUエミュレータと同一である。分局回路203なサブシステム発掘回路202の出力を分別する分局回路 で、分間出力206~208のうち1出力を動作選 既指定レジスタ104と何様の内容が改定される 動作選定指定レジスタ204の指定により選択回 略205で選択して出力する。

線 2 図で水したメインシステムクロックが 1 n、サブシステムクロック 5 磁出力が 1 g で 5 g、システムクロック 7 透透出力を 1、CPU クロック 透沢回路への入力 10 6 が 1、入力 10 7 が 1/n1、入力 10 8 が 1/n2 で 5 る場合には、分園回路 203の分局出力 20 6 が az 1 s、出力 20 7 が a1 1 s、出力 20 8 が 1 g となるように発微端子 20 7、20 8 に 後続する発展子と分園回路の 段数 (分間比)を

ク出力をCPUクロックとすることができる。

例えば、メインシステムクロック園放数を 4 MHz 目的とするサブシステムクロックを 32.768 KHz とすると、発振端子 213.214 には 4194304 MHz の発張子を發続させることができ、分間回路 203の分間出力 206を 16×32.768 KHz( = 4.194304/2³)、分間出力 20.7を 2×32.768 KHz ( = 4.194304/2³)、分間出力 20.7を 2×32.768 KHz ( = 4.194304/2³)、分間出力 20.8を 32.768 KHz となるように分尚出力をとり出して週択回路 20.5 に入力すれば、サブシステムクロックとしては常に 1。 = 32.768 KHz が CPUクロック 選択回路 10.3より出力されることになる。

#### [発明の効果]

以上説明したように本名明は、CPUエミュレータに接続される間辺エミュレータの内部にCPUエミュレータ内の動作選度指定レジスタと同一内容が普込まれる動作速度指定レジスタを改け、また周辺エミュレータに本来のサブシステムクロックの整収倍の発展子をサブシステムクロック発展用準子に接続し、その出力を分別回路により分間

## 特開昭63-303437(4)

して、CPUの動作速度指定に反比例するように、即ちCPUエミュレータがサブシステムクロックに切換えた場合にCPUクロックが常に一定となるように複数の分周出力から1出力を選択してCPUエミュレータに出力することにより、CPU動作速度指定の内容がいずれの値の場合にもメインシステムクロックからサブシステムクロックに切換えることができるため、低電圧動作のためのサプシステムクロックへの切換えが容易に実現できるという使れた効果が得られる。


# 4. 図面の前単な説明


第1 図は本発明の一実証例を示すプロック図。 第2 図は従来のプロック図である。

100……CPUエミュレータ、101……システムクロック発接回路、102……分両回路、103……CPUクロック選択回路、104……動作選使相定レジスタ、105……CPUクロック発生回路、109,110……発展場子、150……制御信号、151……メモリアドレスパス、152……データ

バス、200 ……耐辺エミュレータ、201 ……メインシステムクロック発振回路、202 ……サブシステムクロック発振回路、203 ……分端回路、204 ……動作感度指定レジスタ、205 ……追択回路、206 ~ 208 ……分局出力、209 ……システムクロック切換フラグ、210 ……システムクロック選択回路、211 ~ 214 ……発機端子。

代幾人 弁母士 内 原 晉





-234-